臺積電的庫存去化時間將比原先預期更長。由于總體經濟不佳和市場需求疲弱，庫存去化可能要到今年第三季才能結束。雖然受到庫存調整的持續影響，不含存儲器的半導體產業、晶圓代工產業以及臺積電本身的營收都將衰退，但臺積電的表現仍將優于產業平均水平。 ChatGPT的走紅引起了AI風潮，業界關注ChatGPT效應是否有助于晶圓代工廠商的后續發展。魏哲家表示，ChatGPT確實對庫存去化有所幫助，但目前能預…
查看詳情
焊點中空洞形成的機理多年來一直是研究的主題。已經確定了許多空洞類型和形成機制。最引人注目的是大空洞，大空洞形成的主要因素似乎是焊膏中的化學成分。 微空洞、收縮空洞和Kirkendall空洞也是眾所周知的和備有證據的空洞類型，但不屬于本文的討論范圍。多年來已建立了許多減少空洞形成的技術。 調整焊膏化學成分、回流焊溫度曲線、組件、PCB 和模板設計或涂飾，是當前正在廣泛使用的一些優化工具。…
查看詳情 先進晶圓級封裝技術，主要包括了五大要素： 01 晶圓級凸塊(Wafer Bumping)技術 02 扇入型(Fan-In)晶圓級封裝技術 03 扇出型(Fan-Out)晶圓級封裝技術 04 2.5D 晶圓級封裝技術(包含IPD) 05 3D 晶圓級封裝技術(包含IPD) 晶圓凸塊(Wafer Bumping)，顧名思義，即是在切割晶圓之前，于晶圓的預設位置上形成或安裝焊球(亦稱凸塊…
查看詳情 目前熱門的3D IC封裝、HBM以及FOWLP等先進封裝工藝都可見到真空壓膜機的蹤跡。 真空壓膜通常是指在設備的真空模塊內將干膜材料與基材進行貼合，完成加熱壓膜動作，常見的真空壓膜機通常都是采用單段加壓覆膜以及預貼膜的方式，但該方式對于表面具有許多細微凸凹結構的晶圓(如高深寬比TSV孔洞、高密度Cu Pillar Bump等)無法滿足其高深寬比結構的干膜填覆的晶圓級封裝需求;另外，先…
查看詳情
芯片與粘接材料間空洞解決方案 引起膠水氣泡的原因一般有兩種，其一，在倒入膠水時候，導致空氣進入膠水內部，而膠水黏度比較高，使空氣無法從中逃脫;其二，調試膠水不均勻，兩種就是導致膠水出現氣泡最直接的原因。芯片粘接過程中空洞的出現會導致很多問題的出現，最嚴重，全線無法生產，需要保證粘接效果無氣泡也是非常重要的。 粘接焊接氣泡解決方案： 01 潔凈度 使用芯片粘接工藝時，應保證粘接界面有良好…
查看詳情
功率半導體的功能主要是對電能進行轉換，對電路進行控制，改變電子裝置中的電壓和頻率，直流或交流等，具有處理高電壓，大電流的能力。 在過去相當長的一段時間里，功率半導體市場一直由歐、美、日等外資巨頭牢牢占據著主導地位，隨著近年來新能源汽車的發展，許多本土企業也紛紛入局。放眼市場，不論是傳統Si功率器件IGBT、MOSFET，還是以SiC、GaN等為代表的第三代半導體，國內都有企業布局。 01 …
查看詳情 什么是TSV?TSV是硅通孔的簡寫，利用通孔進行垂直的電連接，貫穿WAFER或芯片。一般來講這種技術被一些類似臺積電，聯電和格芯等全球代工廠代工廠制造的。TSV可以替代引線鍵合和倒裝焊技術。 TSV用于2.5 d和3 d封裝，用于電連接。根據TSV被制作的時間順序有3種類型的TSV，分別指在晶圓制作工藝中的前，中或后段。第一個在晶圓制作工藝前段，意味著TSV在FEOL段前加工而成。因此工…
查看詳情 點膠和底部填充的路徑與模式基本要求 在設計點膠路徑時，不僅要考慮點膠效率和填充流動形態，為了在BGA及類似器件的邊緣良好成型，還要認真考慮器件邊緣溢膠區域限制。日前的電子產品，由于其高密度組裝特點，其溢膠區域通常受到限制。某些特定區域溢膠甚至不能超過器件邊沿的0.1mm，較普遍的是小于0.2mm，見圖7A和7B;同時限制區域外的膠痕厚度不能高過PCB表面20um。由此可見，對于手持式產品的高…
查看詳情
此類氣泡一般較少并且有規律(1-2pcs左右，基本在同一位置)。 產生此類氣泡主要有以下幾方面的原因： 1.點膠機速度過快。點膠速度過快是萬惡之源。 2.點膠針頭位置不合理 or 針頭毛刺現象嚴重。位置不合理包括預設針頭初始位置不合理、針頭高度不合理、點膠過程中機器 or 夾具偏差 or 支架起伏 or 作業員未按要求統一放置支架所帶來的針頭偏離合理位置等。 3.支架吸濕 or 表…
查看詳情
